Организация ЭВМ и систем однопроцессорные ЭВМ часть 3 Федеральное агентство по образованию гоу впо «Уральский государственный технический университет-упи» icon

Организация ЭВМ и систем однопроцессорные ЭВМ часть 3 Федеральное агентство по образованию гоу впо «Уральский государственный технический университет-упи»



НазваниеОрганизация ЭВМ и систем однопроцессорные ЭВМ часть 3 Федеральное агентство по образованию гоу впо «Уральский государственный технический университет-упи»
Дата17.10.2016
Размер
ТипКонспект



И.В. Хмелевский, В.П. Битюцкий


ОРГАНИЗАЦИЯ ЭВМ И СИСТЕМ


ОДНОПРОЦЕССОРНЫЕ ЭВМ


ЧАСТЬ 3


Федеральное агентство по образованию

ГОУ ВПО «Уральский государственный технический университет-УПИ»


И.В. Хмелевский, В.П. Битюцкий


ОРГАНИЗАЦИЯ ЭВМ И СИСТЕМ


ОДНОПРОЦЕССОРНЫЕ ЭВМ


ЧАСТЬ 3


Конспект лекций


Издание второе, исправленное и дополненное


Научный редактор

проф., д-р техн.наук Л.Г. Доросинский


Екатеринбург 2005

УДК 681.3

ББК 32.973.202я73

Х-65


Рецензенты:

кафедра информатики УГГУ (зав. кафедрой доц. канд.техн.наук А.В.Дружинин);

доц., канд. техн. наук Г.Б.Захарова (УрО РАН)


Авторы: И.В.Хмелевский, В.П.Битюцкий


Х-65 ^ Организация ЭВМ и систем. Однопроцессорные ЭВМ. Часть 3.:
Конспект лекций / И.В. Хмелевский, В.П. Битюцкий. 2-е изд., испр. и допол. Екатеринбург: ГОУ ВПО УГТУ-УПИ, 2005. 100 с.


ISBN 5-321-00544-3


Настоящий конспект лекций продолжает материал, изложенный в первой и второй частях. Конспект посвящен изучению основ организации и функционирования ЭВМ в целом и ее отдельных узлов, взаимодействия ЭВМ и периферийных устройств, в том числе многопроцессорных систем, перспективных направлений в развитии вычислительной техники, приобретению опыта разработки простейших микропроцессорных устройств.

Конспект предназначен для студентов всех форм обучения направления 230100 – Информатика и вычислительная техника


Табл. 4. Рис. 44.


Подготовлено кафедрой "Автоматика и информационные технологии".


УДК 681.3

ББК 32.973.202я73


ISBN 5-321-00544-3 ГОУ ВПО «Уральский государственный

технический университет-УПИ», 2005

(испр. и доп.)


ОГЛАВЛЕНИЕ


8. ПРИНЦИПЫ ОРГАНИЗАЦИИ ВВОДА / ВЫВОДА
ИНФОРМАЦИИ В МИКРОЭВМ 5


8.1. ОБЩИЕ ПРИНЦИПЫ ОРГАНИЗАЦИИ ВВ 5

8.2. ПРОГРАММНЫЙ ВВ 7

8.3. ВВ ПО ПРЕРЫВАНИЯМ 8

8.4. ВВ В РЕЖИМЕ ПДП 10

8.4.1. ПДП С ЗАХВАТОМ ЦИКЛА 11

8.4.2. ПДП С БЛОКИРОВКОЙ ПРОЦЕССОРА 12

8.5. АДАПТЕР ПОСЛЕДОВАТЕЛЬНОГО ИНТЕРФЕЙСА 14

8.6. АДАПТЕР ПАРАЛЛЕЛЬНОГО ИНТЕРФЕЙСА 20

ВОПРОСЫ ДЛЯ САМОПРОВЕРКИ 28

КОНТРОЛЬНЫЕ ЗАДАНИЯ 29

9. НЕКОТОРЫЕ ВОПРОСЫ РАЗВИТИЯ АРХИТЕКТУРЫ ЭВМ 29

9.1. ТЕГИ И ДЕСКРИПТОРЫ. САМООПРЕДЕЛЯЕМЫЕ ДАННЫЕ 30

9.2. ЭВМ RISC-АРХИТЕКТУРЫ 33

9.3. МЕТОДЫ ОПТИМИЗАЦИИ ОБМЕНА ПРОЦЕССОР-ПАМЯТЬ 36

9.3.1. КОНВЕЙЕР КОМАНД 37

9.3.2. РАССЛОЕНИЕ ПАМЯТИ 39

9.3.3. БУФЕРИЗАЦИЯ ПАМЯТИ 40

9.4. ДИНАМИЧЕСКОЕ РАСПРЕДЕЛЕНИЕ ПАМЯТИ. ВИРТУАЛЬНАЯ ПАМЯТЬ 49

9.4.1. ВИРТУАЛЬНАЯ ПАМЯТЬ 50

9.4.2. СЕГМЕНТНО-СТРАНИЧНАЯ ОРГАНИЗАЦИЯ ПАМЯТИ 53

9.5. ЗАЩИТА ПАМЯТИ 58

9.5.1. ЗАЩИТА ОТДЕЛЬНЫХ ЯЧЕЕК ПАМЯТИ 59

9.5.2. МЕТОД ГРАНИЧНЫХ РЕГИСТРОВ 59

9.5.3. МЕТОД КЛЮЧЕЙ ЗАЩИТЫ 60

9.6. АЛГОРИТМЫ УПРАВЛЕНИЯ МНОГОУРОВНЕВОЙ ПАМЯТЬЮ 62

9.7. СОПРОЦЕССОРЫ 66

ВОПРОСЫ ДЛЯ САМОПРОВЕРКИ 67

КОНТРОЛЬНЫЕ ЗАДАНИЯ 67

10. ЭВОЛЮЦИЯ ШИННОЙ АРХИТЕКТУРЫ IBM PC 68

10.1. ЛОКАЛЬНАЯ СИСТЕМНАЯ ШИНА 69

10.2. ШИНА РАСШИРЕНИЯ 71

10.2.1. ШИНА РАСШИРЕНИЯ ISA 71

10.2.2. ШИНА РАСШИРЕНИЯ МСА 72

10.2.3. ШИНА РАСШИРЕНИЯ EISA 72

10.3. ЛОКАЛЬНЫЕ ШИНЫ РАСШИРЕНИЯ 73

10.3.1. ЛОКАЛЬНАЯ ШИНА VESA (VLB) 75

10.3.2. ЛОКАЛЬНАЯ ШИНА PCI 77

КОМПОНЕНТЫ МАТЕРИНСКОЙ ПЛАТЫ 81

CHIPSET 81

РАЗНОВИДНОСТИ СЛОТОВ 82

ТИПЫ РАЗЪЕМОВ ОПЕРАТИВНОЙ ПАМЯТИ 83

РАЗЪЕМЫ ДЛЯ ПОДКЛЮЧЕНИЯ ВНЕШНИХ УСТРОЙСТВ 83

^ РАЗЪЕМЫ ДЛЯ ПОДКЛЮЧЕНИЯ ДИСКОВЫХ УСТРОЙСТВ 84

РАЗЪЕМЫ ПРОЦЕССОРОВ 85

ВОПРОСЫ ДЛЯ САМОПРОВЕРКИ 85

КОНТРОЛЬНЫЕ ЗАДАНИЯ 86

^ 11. ПРИНЦИПЫ ОРГАНИЗАЦИИ СИСТЕМ
ПРЯМОГО ДОСТУПА К ПАМЯТИ 86


11.1. СПОСОБЫ ОРГАНИЗАЦИИ ДОСТУПА К СИСТЕМНОЙ МАГИСТРАЛИ 88

11.2. ВОЗМОЖНЫЕ СТРУКТУРЫ СИСТЕМ ПДП 90

11.3. ОРГАНИЗАЦИЯ ОБМЕНА В РЕЖИМЕ ПДП 95

11.3.1. ИНИЦИАЛИЗАЦИЯ СРЕДСТВ ПДП 97

11.3.2. РАДИАЛЬНАЯ СТРУКТУРА (SLAVE DMA) 98

11.3.3. РАДИАЛЬНАЯ СТРУКТУРА (BUS MASTER DMA) 99

11.3.4. ЦЕПОЧЕЧНАЯ СТРУКТУРА (BUS MASTER DMA) 100

11.4. ПРИНЦИПЫ ОРГАНИЗАЦИИ АРБИТРАЖА МАГИСТРАЛИ 102

ВОПРОСЫ ДЛЯ САМОПРОВЕРКИ 104

КОНТРОЛЬНЫЕ ЗАДАНИЯ 104



^

8. ПРИНЦИПЫ ОРГАНИЗАЦИИ ВВОДА / ВЫВОДА
ИНФОРМАЦИИ В МИКРОЭВМ


Вводом/выводом (ВВ) называют передачу данных между ядром ЭВМ, включающим в себя процессор и ОП, и периферийными устройствами (ПУ).

Система ВВ – это единственное средство общения ЭВМ с внешним миром. Ее возможности в серийных ЭВМ представляют собой один из важнейших параметров, определяющих выбор машины для конкретного применения.

Несмотря на разнообразие ПУ, в настоящее время разработано несколько стандартных способов их подключения к ЭВМ и программирования ВВ. Существует три режима ВВ:

  • Программный ВВ (нефорсированный).

  • ВВ по прерыванию (форсированный).

  • Прямой доступ к памяти (ПДП).

Реализация ВВ в каждом из этих режимов отличается программно-аппаратны­ми затратами и, самое важное, скоростью выполнения операций обмена и непроизводительными затратами времени процессора. Суть каждого из трех режимов состоит в следующем.

Программный ВВ. Инициирование и управление ВВ осуществляет процессор по командам прикладной программы. ПУ играют пассивную роль и только сигнализируют о своем состоянии, в частности о готовности к операциям ВВ.

^ ВВ по прерыванию. Операции ВВ инициирует ПУ, генерируя сигнал запроса прерывания, при этом процессор переключается на подпрограмму обслуживания данного ПУ, вызвавшего прерывание. В результате выполнения подпрограммы (обработчика) осуществляется обмен данными. Действия, выполняемые обработчиком, определяются пользователем, а непосредственно операциями ВВ управляет процессор.

Таким образом, как при программном ВВ, так и при ВВ по прерываниям операциями обмена управляет процессор, поэтому очень часто эти два варианта обмена не разделяют и рассматривают их как программный ВВ. В англоязычной литературе – Programmed Input/Output (PIO). Однако в настоящем курсе эти варианты обмена рассматриваются отдельно.

^ Прямой доступ к памяти. Процессор в передаче данных не участвует. Он отключается от системной магистрали, а все операции обмена данными идут под управлением специального управляющего устройства – контроллера ПДП. Этот режим используется для быстродействующих ПУ, когда пропускной способности процессора недостаточно.

Следует отметить, что общие принципы организации систем прерывания уже рассмотрены в гл. 6. Организация систем ПДП подробно рассмотрена в гл. 11. Ниже рассматривается простейший случай организации радиальных систем прерывания и ПДП для микроЭВМ на базе МП КР580, поэтому материал настоящего раздела частично перекрывается с материалом, изложенным в гл. 6 и в гл. 11.
^

8.1. ОБЩИЕ ПРИНЦИПЫ ОРГАНИЗАЦИИ ВВ


В каждой ЭВМ применяются особые способы ВВ, различные конфигурации схем и типы устройств. Однако для большинства ЭВМ можно выделить следующие общие принципы:

  • Передача данных осуществляется по общей системной магистрали (что ха­рактерно для микроЭВМ) либо по специальной магистрали ВВ (что характерно для мини- и больших ЭВМ). Иногда отдельная быстродействующая магистраль ВВ выделяется только для обмена в режиме ПДП.

  • Подключение ПУ к системному интерфейсу осуществляется с помощью промежуточного интерфейса, поддерживаемого со стороны микроЭВМ и ПУ соответствующими адаптерами (см. п. 7.2).

  • Операции ВВ инициируются только в случае готовности ПУ к обмену. При наличии нескольких ПУ и обмене в режиме прерывания или ПДП вводится система приоритетов, позволяющая избежать конфликтов. В соответствии с этой системой контроллер прерываний или ПДП среди ПУ, готовых к обмену, в первую очередь обслуживает ПУ с высшим приоритетом (см. гл. 6 и гл. 11).

  • Передача данных осуществляется двумя способами:

  • отдельными битами, и тогда промежуточный интерфейс называется последовательным;

  • полными словами (например, целым байтом), и тогда промежуточный интерфейс называется параллельным.

  • Информация, передаваемая в процессе ВВ, подразделяется:

  • на собственно данные (обозначим D);

  • управляющие данные (обозначим U).

Управляющие данные от процессора называются также командными словами или приказами. Они инициируют действия, не связанные непосредственно с передачей данных (запуск устройства, запрещение прерываний, установка режимов и т.д.).

^ Управляющие данные от ПУ называются словами состояния. Они содержат информацию об определенных признаках (о готовности устройства к передаче данных, о наличии ошибок при обмене и т.д.). Состояние обычно представляется в декодированной форме – один бит для каждого признака.

С учетом всего изложенного можно изобразить наиболее общую программную модель адаптера промежуточного интерфейса (ППУ), связывающего системную магистраль микроЭВМ и внутреннюю магистраль ПУ. Такая обобщенная программная модель ППУ представлена на рис. 8.1. Каждый из указанных регистров должен иметь адрес, который может идентифицироваться дешифратором ад­реса.





Естественно, что конкретная модель адаптера может отличаться от обобщенной схемы, например, регистр состояния и управления могут быть объединены в один регистр, вместо двух однонаправленных портов используют один двунаправленный, регистров управления может быть несколько. Однако при этом логические функции указанных четырех регистров остаются.

В соответствии с рассмотренными ранее различными структурами системной магистрали возможны два способа организации операций ВВ.


Изолированный ВВ (соответствует структуре с изолированными шинами)

Изолированный ВВ предполагает наличие специальных команд ВВ. В МП КР580 это команды IN и OUT. Адресное пространство регистров ППУ изолировано от адресного пространства ячеек памяти, т.е. регистры ППУ и ячейки памяти могут иметь одинаковый адрес. Команды IN и OUT – двухбайтовые. Первый байт – КОП, а второй несет информацию о номере адресуемого ППУ и номере адресуемого в нем регистра. При этом в МП КР580 предусмотрена возможность обмена данными по командам IN, OUT только между аккумулятором и адресуемыми регистрами.


^ ВВ по общей шине (соответствует структуре с общими шинами)

В этом случае адресация к регистрам ППУ осуществляется как к обычным ячейкам памяти, т.е. ячейки памяти и регистры ППУ имеют единое адресное пространство. Можно использовать все команды обращения к ячейкам памяти. Это удобно, однако часть адресного пространства памяти используется для адресации регистров ППУ, что может вызвать трудности, если программа большая и много ПУ.

ПУ и микроЭВМ могут обмениваться достаточно большими объемами информации, которые невозможно поместить только в регистрах процессора. Ввиду этого часто операции ВВ являются операциями обмена данными между ОП и ПУ. Как уже отмечалось, для повышения гибкости всей вычислительной системы в микроЭВМ предусмотрено три режима выполнения операций ВВ. Рассмотрим эти режимы подробнее.
^

8.2. ПРОГРАММНЫЙ ВВ


В этом режиме все действия, связанные с операциями ВВ, реализуются коман­дами прикладной программы, причем возможны два вида обмена – синхронный и асинхронный, которые целесообразно использовать в различных ситуациях.


Синхронный ВВ

Такой ВВ можно использовать для связи с ПУ, которые "всегда готовы", например светодиодные индикаторы, либо для ПУ, в которых известно точно время выполнения операций, например, максимальное время, необходимое для печати одного знака.

В первом случае команды ВВ ставятся в произвольных точках программы. Во втором случае программа должна быть составлена так, чтобы команды на обмен шли с интервалами не меньшими, чем время выполнения одной операции обмена (т.е. максимальное время выполнения операции в ПУ).

Это наиболее простой вид обмена, требующий минимум программно-аппарат­ных затрат (он называется еще безусловным ВВ). Однако при работе с медленными ПУ, как правило, не удается оптимальным образом загрузить процессор на период времени между пересылками данных.


Асинхронный ВВ

В этом случае интервал между операциями обмена задается самим ПУ. Информацию о готовности ПУ к операциям обмена процессор получает периодически, анализируя содержимое регистра состояния ППУ, поэтому процесс обмена состоит из двух фаз:

  • проверки готовности ПУ к обмену;

  • реализации непосредственно операций ВВ.

Первая фаза обмена в большинстве случаев реализуется путем циклического вызова содержимого регистра состояния ППУ в аккумулятор, сравнения его с некоторой маской и анализа полученного результата, т.е. происходит реализация цикла ожидания готовности ПУ. На реализацию цикла ожидания затрачивается время, иногда весьма значительное. Это является существенным недостатком такого вида обмена, поскольку в период ожидания процессор не может выполнять полезной работы, т.е. фактически простаивает.
^

8.3. ВВ ПО ПРЕРЫВАНИЯМ


Для сокращения непроизводительных потерь времени процессора за счет циклов ожидания при программном обмене, т.е. когда процессор не может заниматься ничем, кроме программы ВВ, используют обмен по прерыванию.

При готовности к обмену ПУ посылает в процессор запрос на обслуживание – сигнал INT (запрос прерывания). Этот сигнал появляется в произвольные моменты времени, а следовательно, и в произвольной точке текущей программы. Поскольку заранее неизвестно, в какой точке программы и какие ПУ инициируют прерывания, непосредственно в программе команды ВВ использовать нельзя.

Общие вопросы организации системы прерываний в ЭВМ рассмотрены ранее
в гл. 6. Некоторые вопросы, связанные с обслуживанием прерываний, рассмотрены при изучении команд RST и RET. Между тем использование конкретного процессора вносит свои особенности в последовательность операций по обслуживанию прерывания. Для микроЭВМ, построенной на базе МП комплекта КР580, эта последовательность выглядит следующим образом:

  1. Контроллер ПУ или адаптер промежуточного интерфейса генерирует сигнал запроса прерывания, который подается на вход INT процессора непосредственно (если ПУ одно) или через контроллер прерываний (если ПУ много) в виде общего сигнала прерывания.

  2. При наличии нескольких ПУ в контроллере прерывания осуществляется идентификация прерывающего устройства (т.е. выясняется, откуда поступил сигнал INT, и его приоритет).

  3. Процессор завершает текущую команду и, если прерывание разрешено, формирует сигнал INTA (подтверждение прерывания), который выдается во внешнюю цепь (в частности, в системный контроллер), а также сбрасывает внутренний триггер разрешения прерываний, состояние которого идентифицируется сигналом INTE.

  4. Содержимое PC (счетчик команд) автоматически запоминается в стеке.

  5. Происходит переход к подпрограмме обслуживания данного ПУ (обработчику), при этом выполняются следующие операции:

  • запоминание состояния прерванной программы, которое должно быть предусмотрено пользователем, т.е. составителем подпрограммы (это слово состояния процессора PSW  (A) (РгП), а также содержимое РОН, используемых в подпрограмме обслуживания прерывания); обычно для запоминания используют стек. В ряде современных процессоров PSW автоматически сохраняется в стеке, как и содержимое счетчика PC;

  • выполнение собственно программы обслуживания процесса ВВ;

  • восстановление состояния прерванной программы (т.е. извлечение и загрузка в соответствующие регистры PSW и содержимого РОН из стека).

  1. Возобновляется выполнение прерванной программы по команде RET, яв­ляющейся обязательной последней командой обработчика.

Следует отметить, что реакция процессора на прерывание очень похожа на вызов подпрограммы, несмотря на то, что обращение к подпрограмме происходит в фиксированных точках программы, а прерывания возникают в случайных точках программы. Однако внешняя аналогия реакции на прерывание и вызов подпрограммы позволяют считать прерывание аппаратным вызовом подпрограммы (с помощью сигнала INT).

Поскольку сигнал на вход INT может поступить в произвольной точке программы, процессору необходимо проверять наличие сигнала запроса прерывания до перехода к следующей команде. В МП КР580 анализ входа INT осуществляется в такте Т2 последнего машинного цикла каждой команды.

Действия процессора по обслуживанию запросов прерывания можно пояснить следующим упрощенным алгоритмом, представленным на рис. 8.2.





Следует отметить, что внутренний триггер разрешения прерываний INTE назы­вается также маской прерывания. Состояние этого триггера идентифицирует сигнал с такой же мнемоникой. Если INTE = 0, то прерывания запрещены (замаскированы) и процессор не реагирует на сигнал INT = 1. Этот триггер управляется программно с помощью команд EI (разрешение прерывания) и DI (запрещение прерывания).

Идентификация прерывающего устройства осуществляется с учетом приоритетов либо программными, либо аппаратными методами, рассмотренными ранее
в гл. 6.

В МП - комплекте КР580 аппаратный полинг реализуется специальной БИС программируемого контроллера прерываний КР580BH59, обеспечивающей прием и об­работку восьми сигналов прерывания. Возможно совместное использование восьми БИС, что увеличивает число сигналов до 64. С каждым входом сигнала прерывания ассоциируется адрес памяти, который выдается на шину данных в ответ на сигнал после выдачи кода операции CALL (вызов подпрограммы). Следует иметь в виду, что для формирования адреса вектора прерывания в BH59 используется трехбайтовая команда CALL. Все три байта команды CALL передаются по ШД по­следовательно в процессор в ответ на сигнал системного контроллера . Адреса, соответствующие всем входам запросов прерываний, расположены равномерно через 4 или 8 байт и обычно содержат команды переходов JMP к соответствующим подпрограммам. Интервалы 4 или 8 байт задаются командой инициализации контроллера. Для каждого контроллера 32- или 64-байтные области памяти могут находиться в любом месте ОП, начиная с четной границы. Старшие биты A15-A6 адреса загружаются в регистр контроллера командой инициализации, а младшие биты A4-A0 формируются в контроллере. Разряд A5 программирует интервал в 4 или 8 байт для каждого вектора прерывания.

Контроллер КР580BH59 является законченным устройством, позволяющим реализовывать достаточно сложные многоуровневые системы прерывания. При этом его программирование, т.е. формирование приказов инициализации и рабочих приказов, представляет определенные трудности.

Однако во многих случаях от контроллера прерываний не требуется такой многофункциональности. Простой контроллер прерываний можно построить на обычных логических схемах или с использованием специальной БИС приоритетных прерываний К589ИК14 и многорежимного буферного регистра К589ИР12. В этом случае для формирования адреса вектора прерывания используется 1-байтовая команда RST (ее исполнение уже рассматривалось). Адреса, соответствующие всем входам запросов прерываний, располагаются равномерно через 8 байт от 0000H до 0038H, т.е. под векторы прерываний зарезервированы первые 64 ячейки ОП.




Похожие:

Организация ЭВМ и систем однопроцессорные ЭВМ часть 3 Федеральное агентство по образованию гоу впо «Уральский государственный технический университет-упи» iconМинистерство спорта, туризма и молодежной политики российской федерации федеральное агентство по делам молодёжи гоу впо «московский государственный гуманитарный университет имени м.
Гоу впо «московский государственный гуманитарный университет имени м. А. Шолохова»
Организация ЭВМ и систем однопроцессорные ЭВМ часть 3 Федеральное агентство по образованию гоу впо «Уральский государственный технический университет-упи» iconФедеральное агентство железнодорожного транспорта федеральное государственное бюджетное образовательное учреждение высшего профессионального образования московский государственный университет путей сообщения
Классификация автоматических систем управления теплоэнергетическими процессами (асу тп)
Организация ЭВМ и систем однопроцессорные ЭВМ часть 3 Федеральное агентство по образованию гоу впо «Уральский государственный технический университет-упи» iconФедеральное агентство по образованию Государственное образовательное учреждение высшего профессионального образования «Читинский государственный университет»
Тема№1 Особенности производства и предпринимательской деятельности в горном бизнесе
Организация ЭВМ и систем однопроцессорные ЭВМ часть 3 Федеральное агентство по образованию гоу впо «Уральский государственный технический университет-упи» iconФедеральное агентство по образованию государственное образовательное учреждение высшего профессионального образования «Красноярский государственный педагогический университет им. В. П. Астафьева»
«Основы проектирования уроков по немецкому языку с использованием цифровых образовательных ресурсов при формировании грамматических...
Организация ЭВМ и систем однопроцессорные ЭВМ часть 3 Федеральное агентство по образованию гоу впо «Уральский государственный технический университет-упи» iconФедеральное агентство по образованию старооскольский филиал государственного образовательного учреждения высшего профессионального образования «белгородский государственный университет»
Программа составлена в соответствии с Государственным образовательным стандартом высшего профессионального образования
Организация ЭВМ и систем однопроцессорные ЭВМ часть 3 Федеральное агентство по образованию гоу впо «Уральский государственный технический университет-упи» iconФедеральное агентство железнодорожного транспорта федеральное государственное бюджетное образовательное учреждение высшего профессионального образования московский государственный университет путей сообщения
Воронов Ю. В., Яковлев С. В. Водоотведение и очистка сточных вод. М.: Изд. Ассоциация строительных вузов, 2006
Организация ЭВМ и систем однопроцессорные ЭВМ часть 3 Федеральное агентство по образованию гоу впо «Уральский государственный технический университет-упи» iconФедеральное агентство железнодорожного транспорта федеральное государственное бюджетное образовательное учреждение высшего профессионального образования московский государственный университет путей сообщения
Очевидно, что это невозможно без знания теоретических основ прогнозирования образования горючих и взрывоопасных систем, условий инициирования...
Организация ЭВМ и систем однопроцессорные ЭВМ часть 3 Федеральное агентство по образованию гоу впо «Уральский государственный технический университет-упи» iconФормообразование в популяциях тритикале
Ведущая организация – фгоу впо новосибирский государственный аграрный университет
Организация ЭВМ и систем однопроцессорные ЭВМ часть 3 Федеральное агентство по образованию гоу впо «Уральский государственный технический университет-упи» iconФедеральное агентство по образованию государственное образовательное учреждение высшего профессионального образования «читинский государственный университет»
Разведка и геолого-экономическая оценка месторождений полезных ископаемых: понятие: геолого-промышленный тип месторождений полезных...
Организация ЭВМ и систем однопроцессорные ЭВМ часть 3 Федеральное агентство по образованию гоу впо «Уральский государственный технический университет-упи» iconОрганизация ремонта ЭВМ
Необходимость текущего ремонта возникает при появлении неисправности. Профилактический ремонт производится в целях предупреждения...
Разместите ссылку на наш сайт:
Уроки, сочинения


База данных защищена авторским правом ©izlov.ru 2000-2014
При копировании материала обязательно указание активной ссылки открытой для индексации.
связаться с нами